|
分为3大类:
A 电源:VDD,VDDQ,VSS,VSSQ
B 数据线:DQ数据线,DQM数据掩码
C 其他线:时钟,片选,读写(控制)地址,bank选择
布局
2片SDRAM
相对于CPU对称式布局
空间足够,与CPU放同一面;空间不足时,2片可做顶底对贴
SDRAM靠近BGA放置
中间无排阻时 600-800mil
中间有排阻时 800-1000mil
bank中心距离
滤波电容靠近管脚摆放
布线
阻抗50ohm
每9根数据线走在同一平面D0-D7,LDQM;D8-D5,HDQM。同组同层
间距,信号线3W,数据线时钟线地址控制线20mil或3W。没有同族同层要求,可分多层走线
包地线15-30mil
等长
低8位数据组+-+50mil
高8位数据组+-50mil
数据线时钟线地址控制线+-100mil
先走线再处理DRC
先布数据线再布地址控制线
|
|