编号：20180111公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
# n5 Y2 U1 b7 p7 u+ w% R1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
2 J; i* ]* q1 R' k1 G0 v3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
$ q+ U0 j' |2 [$ M+ s如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
0 Y! ^3 C1 Z' E6 F- O邮件格式：PCB公益评审+项目名称
$ E: `* t: T$ {- I6 T9 ?, E; n邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
9 n8 w) K: f9 c! ~5 O7 i5 h1、BGA里面的过孔请盖油处理（最好正版的过孔都进行处理），BGA里面开窗容易造成连锡的情况可能引起短路的风险

7 W. _: w8 D1 @1 V) ^* |" n

PCBQA

2、存在stub线头，然后相同网络得走线和敷铜没有直接链接  请双击敷铜然后更改下敷铜的属性，移除死铜的也要勾选上，避免存在孤铜
' k9 }3 r! _9 i8 p9 u7 c0 v

PCBQA

4、平面分割的时候注意下  载流的实际宽度，目前有点小了，如果存在可以合并的过孔 可以合并  也可以挪动下过孔让载流面积增加
" n! t3 D6 V: P# l) w- q
3 G- j8 O9 q: b9 [
& K7 c8 w9 z0 `8 j8 c! v

PCBQA

6、有空间的地方走线间距请满足3W的规范 这样可以有效的防止串扰的产生，其他类似的地方请也进行优化
: f# x8 D* K0 f" H. |7 q3 M# h
( m+ I3 {# l+ \7 |+ O9 m* r) F

PCBQA

/ _; ?4 {! H; Q( Q+ B$ {9 z& r! n
0 U6 C8 Z9 r& z6 ~) k: h2 o 7、叠层方面，一般重要器件在顶层的话  响铃的第二层是GND   如果你重要器件在底层  那么第五层可以是GND
7 p/ o/ |, ~) e! Q" E( `9 h$ v/ f你，目前的板子 重要器件都在顶层 请吧第2层变为GND  谢谢
7 s, W- M4 s6 e5 s* b' k7 T
; L( F4 j( C+ s" h" q% p8 H3 |

PCBQA

8、DDR的平面分割有问题 ，分割应该包含所有的走线在一起 这样才是一个完整的平面，目前平面是不完整的额

PCBQA

9、晶振为干扰源 ，下面尽量不要走线 请避开走线
$ b8 q# @4 n8 a% U8 b( O9 m3 z
( V( {+ L+ ~" i! s( y/ Y

steven_zeng

不错哦  喜欢 嘿嘿

于鱼鱼

感谢，学习了

gordon85

评审贴的技术含量就是高