3000字，搞懂BUCK电路

硬件笔记本

4y1nveukrur640222410.gif

点击上方名片关注了解更多
: I/ y7 b( D  A. U* b; ~/ z

' I8 w& m1 i1 a! W, }3 I
7 M5 P7 `; K4 }) n& ~% O/ C摘要
' u4 W% A" t0 c3 PDC-DC BUCK，是硬件工程师工作中使用频率非常高的电路，可以这么说，只要板子不是迷你型的，十有八九都有DC-DC。因此，对它的了解与学习是重中之重，也是考验一个硬件工程师对MOS管，电感，电容这些基本元器件的特性与使用方法的掌握程度。
' U) C& A/ r7 r  R* {) y" X本文将详细对DC-DC BUCK拓扑，进一步到DCDC芯片实际框图的各部分原理与参数选择等进行较为详细的说明，逻辑推论主要以工程推论为主，公式计算为辅，对实践设计有学习意义。
本文主要做知识记录与学习分享，部分图片源于网上。
4 G# z) W3 }, F0 i# k- R$ ~BUCK原理
如下图是同步BUCK的拓扑：
/ o. C. ~' w4 q1 u! D: f1 C  Q2 s1、当Q1导通，Q2关闭，SW端电压为输入电压VIN，VIN给电感L1充电，电感电流增加，VIN=VL+VOUT，此时电感电压左正右负。电流方向为图示蓝色回路。
2、当Q1关闭，Q2打开，由于电感电流不能突变，电流按照下图红线路径形成回路，给负载供电，此时电感电流下降。电感电压左负右正。
根据伏秒法则等推导，同步BUCK得出一个比较重要的公式：
$ f6 M0 P8 k# N, Y- `VIN*D=VOUT
7 p! o* v4 G* Q3 i* O简单地说，占空比跟输入输出的电压有直接关系，相对而言，如果输出电压越低，占空比就越低，理解起来就是，因为输出电压低，所以需要打开上MOS管对电感充电的时间就更少了！
（这里要注意，这个只是在完美条件下测出来的理论值，实际会因为有损耗等情况，与理论值有差别）
: D, \4 v  z6 I1 n) _+ r4 M6 T% Q2 x

bspg3bde2u4640222510.png

根据上图拓扑，得出下图波形
7 e: O9 J4 x' f+ g, j" `  Da、当Q1打开，Q2关闭，Vsw为高，IQ1增加，IQ2为零，电感电流增加。
b‘、当Q1关闭，Q2打开，Vsw为低，IQ1为零，IQ2减小，电感电流减小。
c、整个稳态过程，电感电流不断增加减少。
% k/ J# [) z- g: U: e$ ad、我们常将上管打开的时间称为Ton，其关闭的时间为Toff。两者相加是一个周期。

ppqtjjna5u5640222610.png

" J! a9 M; {: I+ c- x这里放一个有意思的仿真波形，绿色为电感左端SW电压信号，红色为输出电压信号。
1 g! r$ [8 r- g当没有输出电容，但是有负载的时候，可以看到输出电压的波动随着SW开关的变化，SW为高时，VIN给电感充能，输出电压增加；SW为低时，电感消耗自身能量，输出电压变低。

f2otukyfaj2640222710.png

DC-DC芯片框图
BUCK拓扑图，比较简单，我们结合实际DC-DC芯片框图，进行较为深入的说明。
在DC-DC芯片框图中，还是有那两个MOS管，电感，电容，多了一些 Driver，Controller等逻辑电路。
8 D6 V' w: _0 x6 Q( j( n1 M$ z简单的说，就是利用电感储能，电流不能突变的原理，通过PWM控制 HS Driver和LS Driver进一步控制高边MOS和低边MOS的打开和关闭，调节输出的功能。

etmtdnayzcp640222810.png

按照功能，分为逻辑驱动、功率转换、负载、电压采样和反馈补偿。

t4pdarjf4uj640222910.png

自举电容
描述
9 q. j: b! d9 ~2 C" GCBOOT，也叫CBST，中文意思是自举电容。
) _" G. \  c$ i- m+ b7 o; K* B作用
* e1 A3 g% B; j; P维持High-side MOS的开启状态。（维持这两个字很关键）
工作过程
$ S0 h7 O( F) h/ F8 l# }1、初始状态，LS导通，HS关闭（HS的 PWM输入为低），SW电压为0V，VCC通过二极管对CBST充电至VCC电压（红色路径）。
2、当PWM为高，HG电压升高过程中，HS开始导通，SW电压上升，由于CBST两端存在压差，会同步抬高BST的电压，而driver内部HG和BST连通，HG电压也会跟随BST升高（蓝色电流路径），从而维持HG-SW的压差足够高，保持HS的导通。

ejpgr3p5tpi640223010.png

8 }* @. }( B# M- ?! ?! _选型
/ T0 D. b1 a* O1 B4 L$ j4 g; O1 G- V( w5 T最常见的是0.1uF。
1、自举电容不能太小，至少要保证要大于高边MOS所需的导通能量+漏电流+高边Driver消耗电流+自举电容本身的漏电流。
2、自举电容不能太大，如果太大，在对自举电容充电的时候，该周期内无法对自举电容充满，导致上电压偏小，无法使高边MOS导通，输出异常。
9 v: w( ~0 |) p* M设计角度上，耐压需要超过芯片内部VCC电压即可，为DCDC芯片内部LDO输出电压，常见是3.3V。也有的芯片内部不做LDO，需要外部接入VCC的。
输出电感
7 p+ M! h" t8 G4 {* EDCR，这是电感的直流电阻，这个值越小，在电感上的损耗就越少。但是有的芯片会使用电感的DCR进行电流检测，如果有这个功能，这个值就不是越小越好了。
有意思的是，如果DCR比较大，这部分损耗会以电感温度上升的形式表达，这样又会降低电感的感值，增大纹波电流和纹波电压。
4 h% m+ i% p% \0 O$ c  u# X饱和电流，通常指电感量下降百分之30的时候所对应的DC电流。
温升电流，通常指电感升温40度时的电流值。
逻辑上电感有个最小值，要大于一个量才能够包容得了纹波电流。
2 t$ d2 F2 h( w$ F; m% D根据电感的特性，电感越大，储能能力越强，对电流的抑制作用越明显，所以纹波会更小，但是动态响应降低。同时，一般来说，电感越大，尺寸越大，DCR越大，电感的损耗增加。

xbxai2wq5ul640223110.png

5 s( z9 F5 b9 [) J/ \& O4 }流过电感的电流由交流分量和直流分量组成，交流分量频率跟开关频率一样，会通过电容流入到地，产生响应的输出纹波电压跟ESR相关。
2 X0 Q: Q: j3 B2 s选择电感时要确保饱和电流Isat大于电感电流峰值Ipeak，避免电感饱和，感值下降造成MOS和电感损坏。
$ W' ^+ x& n; G* o+ S* N

a50cnjpzmmy640223210.png

4 s& f) L) m  I" o: U5 F9 q其中r是电流纹波率，一般选择0.3~0.5左右。
工作频率
增加频率，会缩短一个周期的时间，纹波电流将减小。
输出电容和纹波
还是这张波形图，没有输出电容，有负载的情况。简单理解，电源纹波产生的根本原因，就是上MOS管开关的过程中，电感电流的波动，进一步导致输出电压的波动。

aqjblxwmw4h640223310.png

作用：
1 C* Q; K+ ?; o3 V3 a( f储能，滤除电源噪声
7 O1 ~2 M6 a- ^4 l选型：
耐压、容值、ESR等参数。
9 i& m# I* U: ?* |2 w0 X" p耐压一般需要降额百分之八十；
理论上容值越大，效果越好，但是不同的电容，对于相同频率的阻抗是不一样的，如下图。电容一般选择混搭的方式，即大容值的固态电解电容跟小容值的MLCC组合，以实现全频段都有较低的阻抗。
7 i6 y7 B5 E; e5 Q其他参数相同的情况下，输出电容的ESR越小，输出纹波就越小。从工程应用的角度去理解，就是输出是有纹波电流的，如果ESR越大，在电容这段变化的电压越大，表现出来是纹波的一部分。
2 y7 x2 _( ~4 s4 I$ A2 _9 M

pncf3hqng0f640223410.png

前馈电容
前馈电容，为下图中的C7，并联在FB分压电阻的上端。
前馈电容的作用机制，就是利用电容两端电压不能突变的原理，将VOUT的微弱变化及时迅速的反馈到芯片FB引脚，所以其目的是增加芯片的瞬态响应，可以优化纹波。

r02xdpuayny640223510.png

损耗
" {- f1 e0 w$ R. N/ v5 |7 \' M9 x开关损耗
开关损耗主要在高边MOS，在开启和关断的过程中，出现电压和电流的交叠区，此时消耗功率：

555r0kkwqtb640223610.png

换句话说就是，MOS管打开是需要时间的，虽然说这个过程对于我们普遍的认知来说很快，但是工程上不能忽略。

nhjsiaoah5n640223711.png

9 U' ]0 I6 c0 P. X7 ^" R开关频率越高，相同时间段内转换的次数就越多，所以开关频率和开关损耗成正比。
7 M; m3 f2 @( E6 T而对于下MOS，这个就有点意思了，需要捋一下过程，首先上MOS打开，给电感充能，然后上MOS关闭，进入dead time，此时由下MOS管的体二极管进行续流，dead time时间结束后，下MOS管打开，由于此时下MOS管打开的过程中，VDS电压非常低，可以认为下MOS管的开关损耗非常少。
! A# b2 _$ q% a0 X( d导通损耗
上下MOS在导通的时候都会存在导通损耗，这个参数跟Rdson有关，因为MOS在导通时不是绝对的零通过电阻，只要有电阻，通过电流，就会有消耗。
( t/ W% t" Z. X- l

ohz5q44cvae640223811.png

4 o5 ^. }. k! q4 u  B% q* f这里需要注意，在稳态连续导通模式的时候，电感充电流和放电流的量是一样的，所以上下管的通过电流一样，所以HS和LS导通损耗比跟PWM的占空比有关。如果占空比D为百分之五十，可以认为上下管的导通损耗一样。
' s2 B: A3 j: u! {1 r" N1 ]但是大部分D都小于百分之五十，所以我们说下管的导通损耗比上管的大。同时，上管主要为开关损耗。关注公众号硬件笔记本
dead time
为了不让上下MOS出现同时导通，将VCC短路到地的情况，两个MOS开关之间存在dead time，下管关闭然后经过dead time的时间，再去打开上管。此时下管的体二极管在dead time时间内续流产生的损耗以及反向恢复时产生的损耗。
- a1 g* z# _) f

j2iqub44mwm640223911.png

体二极管存在导通压降和电流，这部分会产生损耗：
还有反向恢复损耗：

jxwtghd4vyw640224011.png

# P' N9 `! h5 H5 }0 s电感损耗
$ ^. g, X9 s" _" E- f, Fa、线圈损耗
由电感直流电阻DCR产生的，输出电流经过DCR，损耗以热量的形式表达。
% ~5 e( s% c2 p% f" d# g& t

l1ftunjdadq640224111.png

线圈损耗可以用如下公式计算：

pirun00vgox640224211.png

( L' I. I2 Z: J, C  f% |b、磁芯损耗
9 j# _! X- q/ g" r# A9 F5 E5 z' d5 f磁芯损耗跟磁芯材料相关，很难计算，需要联系电感厂商获取。一般来说，频率越高，磁损越大。
0 y7 S  H6 u2 i5 L" z损耗总结
在网上找到一个比较好的图。

nccvnvd1fwy640224311.jpg

2 t! D' ~: ^5 t( y" G
- J2 f8 R. S6 x
开关损耗跟开关频率和栅极电荷Qg有关，而导通损耗跟Rdson有关。
一般来说
High Side MOS 开关损耗大，导通损耗小
6 c$ D. y7 m1 h  _* G4 n" Q/ U' l# aLow Side MOS开关损耗小，导通损耗大。
总结
DC-DC BUCK电路，研究透了发现非常有意思，一开始看山是山，然后看山不是山，最后看山又是山，相同的东西，给自己的感觉完全不一样。
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/weixin_42107954/article/details/131000253写在最后都说硬件工程师越老越吃香，这句话也告诉我们硬件也是需要积累的，王工从事硬件多年，也会不定期分享技术好文，感兴趣的同学可以加微信，或后台回复“加群”，管理员拉你加入同行技术交流群。
推荐阅读（点击图片直接进入）

  t! C0 o5 j1 l1 `

. @' ~/ n2 p  S1 g! @. T
投稿/招聘/推广/宣传/技术咨询 请加微信：woniu26a声明：
$ y( U$ ?+ o4 k$ r声明：原创文章，转载请注明出处。本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。推荐阅读▼
( E0 Z2 ]8 K8 |. Q' p电路设计-电路分析
emc相关文章
. p" I9 P' c: {, O电子元器件