为什么PCB板上的晶体不起振，如何调整？

硬件笔记本

照例，先抛出来一道面试题：“PCB板上的晶体不起振，可能是什么原因？”。这个问题比较常规，笔试题中标的概率比较高，实际使用时也可能会碰到这类问题。如何回答，10秒时间自己先思考下。
' ?$ [# D* E- o
  p' i/ s% P- l; E

bkyp51uuo1t640269704.png

(-R) 是什么？
要回答这个问题，我觉得有必要先搞清楚什么是晶体的负性阻抗。

: D4 v% e3 g. Z) q! |( J1 }负性阻抗，英文：Negative Resistance；简写：-R；单位：Ω。在网上搜了下，找到如下描述。
负性阻抗是指从石英晶体共振子的二个端子往振荡线路看过去，所得到振荡线路在振荡频率时的阻抗特性值。-- 源自网络
还有一种解释，是从Murata网站看到的。
负性阻抗是指用阻抗表示的振荡电路的信号放大能力。--村 田
5 K, ~4 J* l: h1 l这两个定义，看起来都比较偏学术，不太通俗。我个人倾向于Murata的解释。大家知道大概意思就行了，不必纠结，重点是下面的内容。
8 s  L( a7 u% h/ e
' D/ _  ^6 }8 f1 u. u9 t
  _( @  R' H. I, Y3 s(-R) 能做什么？
  Y# i- E! J* g2 g4 n上面的定义，你可以不理解不清楚，但是下面这个你必须搞清楚弄明白。
敲黑板，这才是重点！！！
3 w1 |8 d. z$ u3 I2 r* p负性阻抗(-R)用于表征振荡裕量，即从振荡到振荡停止的裕量。
% w6 h8 b( t! O2 i* f) ?, N负性阻抗(-R)不是晶体的内部参数， 而是PCB电路的实测值，是晶体在PCB线路设计时的一个重要参数，可用于判断晶体振荡电路的稳定性。
+ O9 s5 B% ]* l1 x2 g2 g如果在PCB上测出来的负性阻抗偏小，则表示该晶体振荡器的线路设计起振裕量不足，设计不合理。


(-R) 测量方法及步骤
说完负性阻抗(-R)的作用，再说下它的测量方法。
% R* S, X8 x# `1 A

qnukuerll3z640269804.jpg

$ {9 b7 H: P7 z3 r. ^: |8 Q
上图为负性阻抗测试的示意图。图中，Xtal是晶体，Rf是负反馈电阻，Rd是限流电阻，CL1/CL2是外部匹配电容，Vr是可调电阻。
6 a9 \$ ^" U% L
5 S8 z4 n; p) v负性阻抗|-R|的测试步骤：
6 v, o- I9 L  P①将可调电阻Vr与晶体串联接入回路，如上图。正常情况下，晶体振荡电路是不需要Vr的。Vr是我们为了测试|-R|，刻意添加进去的。
$ K" O( H$ L# x+ r* z②调节可变电阻Vr，使回路起振或停振。当回路刚停振时，测试Vr的阻值；
③通过公式|-R|=RL+Vr，计算得到负性阻抗值。
特别说明：RL是晶体加负载电容的谐振阻抗，不是ESR。网上看有些文章，直接写|-R|=ESR+Vr，这是不对的，不要被误导。

2 L2 X) z% u3 F
/ `1 Y# ?: V( E# L(-R) 阻值定量分析
2 Y# ?0 M5 g: g% E: h. t根据上面的测量，此时已经得出负性阻抗(-R)的阻值。
既然负性阻抗(-R)偏小表示晶体起振裕量不足，那(-R)阻值多少才算是一个合理值呢？
现在我们从定性分析已经进阶到定量分析，继续往下看。
: i5 S, l$ h% B/ C+ H至少是规格书标称ESR的5倍，才合适！阻值越大，振荡裕量越高，说明振荡越稳定。
& E. v+ @2 u$ ^. i: Y
2 d1 B0 \0 E/ f# B8 @# T) `4 T3 R
# X7 m; V  k- e# d6 U# S实际案例
上面讲的一大堆，都是理论知识。如果仅仅这样就结束本篇文章，那太不符合硬件微讲堂贴近实战的秉性，更体现不出来专业性。

2 O3 x0 g! o. ^1 C

estslceqwpy640269904.jpg

上图是某品牌的晶体匹配测试报告中负性阻抗(-R)和振荡裕量计算部分。
可以看出：可调电阻R实测值为769Ω，RL为10Ω，则负性阻抗|-R|=779Ω。而该晶体标称的ESR(max)=60Ω，则振荡裕量(倍率)=|-R|/ESR=12.98倍，大于要求的5倍，满足起振要求。

) ?# x1 k+ v3 e
( W" @  o) D/ S0 Y2 ~晶体不起振的原因…
" Z; l$ [" I" b2 h+ {$ G2 \再回到文章开头提到的面试题“PCB板上的晶体不起振，可能是什么原因？”，负性阻抗偏小，振荡裕量不够，就是一个可能性比较大的原因。但这并不是唯一的原因，还有其他原因么？
' b& A- ^- h: X3 D4 x; p! [3 F* W当然有，其他原因有哪些，欢迎你在留言区补充。
7 l6 X4 P) ^3 _! k+ s# T

9 ]/ A3 \, w. D1 i2 C3 {晶体不起振，如何调整？
这也是一个不错的问题，我说2种方法：
方法①：减小外部匹配电容CL1/CL2，以增大负性阻抗；
8 g! T7 s& [8 {" V4 q7 }5 j" ^: A3 W方法②：更换标称值ESR更小的晶体，以增大振荡裕量；
; r: O+ D. \. K  A6 X% @+ S6 E欢迎你在留言区补充调整措施。


6 q5 R3 x" W/ r  k% G- B总结
) M( \( f* g5 S5 J4 v3 Y& D$ F聊到这里，今天要说的也差不多了，总结下今天聊的内容：
* R% N; C9 X! p5 i! a  g. V①(-R)是指用阻抗表示的振荡电路的信号放大能力；
& A/ t! H. c  G②(-R)用于表征振荡裕量，即从振荡到振荡停止的裕量；
③(-R)不是晶体的内部参数， 而是PCB电路的实测值；
④(-R)可用于判断晶体振荡电路的稳定性；
- P$ x& M/ d: E1 [9 ]7 q0 s& s⑤(-R)的测试环境示意图和测试步骤；
% i+ S( D0 ?) \⑥(-R)的计算公式：|-R|=RL+Vr，特别说明RL不是ESR；
⑦(-R)的定量分析：至少是规格书标称ESR的5倍，才合适！
⑧晶体不起振的原因：可能的原因之一是负性阻抗偏小，振荡裕量不够。

附加题：
4 P5 p: {% h- L1 W7 E7 [. L# {6 w; O⑨晶体不起振的原因，除了负性阻抗偏小，其他还有哪些原因？
⑩晶体不起振，如何调整？欢迎留言交流。