借助放大器的Spice模型分析运放的稳定性

硬件笔记本

如果我们有放大器的Spice模型，可以借助仿真软件直接仿真电路的稳定性——可以直接得到波特图曲线，这一期就专门来看看具体怎么玩。
8 n: P5 l! e- L( C
; C$ s" |  \3 n) {- j我们还是以下面的电路为例子：
& b' f6 G: j* [* b
) H( c/ V, M% b

mmsuhosd1og640260932.png

这里面的放大器TLV9062，使用的是TI官网的Spice模型，上期没有告诉大家如何使用LTspice导入第三方文件，这里先详细介绍下LTspice怎么用吧（我主要用这个软件做仿真，如果已经知道怎么导入第三方模型的兄弟，可以先跳过下面这一小节）。

LTspice导入TI的TLV9062的模型详细步骤

1、TI官网下载tlv9062的spice模型，将文件tlv9062放置到库目录下面
: ]5 D; o& _$ i1 E- W. ]

uv43wxczz0z640261032.png

7 s# Q' L. M4 v3 e5 c9 Y$ Q- e+ ]
( Q2 S. s4 K$ J' ^5 {2 ^# _) m) ?6 i2、按下面步骤添加理想模型opamp2，放置好器件
2 ]% b: f+ j7 h0 E) F" b3 [5 v" n

rvtwkvonwlc640261132.png

$ \% n$ }3 q" V
# Q# N% Z9 v4 ^1 S& W) z5 s; {3、按快捷键“T”，选择“SPICE directive”，输入“.include tlv9062.lib”,点击“OK”
' P2 O0 q2 @3 U6 b

1rvflpr2srg640261233.png

4、右键运放，将opamp2改成“tlv9062”，这个模型就可以使用了
0 T2 W4 U  q2 a; p
& P& F( `% Z# T  Z0 n* i3 u

orid3ul5y1v640261333.png

3 h! t! C/ ^, E4 q
7 r- u: O# Q9 l2 u9 @2 Z学会了怎么添加第三方模型，我们下面就正式进入正题——如何仿真稳定性

" ^5 f% A. Q+ I( r仿真的原理

以下图为例，这个放大10倍的电路如何仿真稳定性呢？

% G5 I7 D+ Z0 {

y1rf22w0soa640261433.png

9 d- H0 U+ D/ B* d* d
- j* B  J6 ^. g- O2 {6 m从前几期文章我们知道，稳定性分析的基本原理就是看环路增益，最直观的莫过于画出环路增益的波特图。仿真原理就是依据这个：我们让信号在环路里面跑一圈，输出与输入的比值就是环路增益。
6 S! p6 ^+ q& m0 ?& X
6 _" B2 p% h5 o$ F( B4 a% C3 l) J

0ff4azpnoht640261533.png

" Z8 b: u2 F; J9 j2 \- a9 }+ K那如何求呢？
, Y1 G! n1 E7 h7 H2 S4 q! ~容易想到，我们断开环路的一处节点，断开后就会得到两个端点，我们从一个端点注入信号Vin，那么信号跑一圈之后，在另外一个端点就会得到一个信号Vout，按照前面所说的，环路增益=Vout/Vin，我们使用软件画出Vout/Vin的曲线，这个曲线也就是环路增益曲线，通过曲线，我们就可以判断电路是否稳定了。
6 M: A1 j+ K; I9 N% {3 W3 z) Z
上面这一段话换成实操就是：
& [& N$ U, H, H2 H0 m! u1、去掉电路原本的激励输入，即V1两端短接
2、剪开环路：剪开输出端到反馈电阻（一般都是剪开这里），得到两个端点，反馈那边命名为Vin，另外一个端点命名为Vout
如下图所示：

5fljew5dnra640261633.png

我们在仿真软件里面直接运行右边的电路是否可行呢？
7 ^7 Q( `: R3 Q2 [: `' Y7 l. ?* e答案是不行的，因为断开了反馈环路之后，这个运放的静态工作点受到了影响，即直流偏置不对，因此呢，我们还要把电路改造一下。
3 Z: Y$ [' w/ @" A3、给输入激励接入很大的电容，比如1TF。此操作是为了防止Vin的直流偏置电压影响到了环路
4、输出Vout与Vin之间接入很大电感，比如1TH。此操作是为了保证直流是闭环的，即运放有OK的直流偏置，同时又让交流断开。我们分析稳定性本就分析的是交流信号，对于交流来说，此处是断开的，所以不影响我们的目的。

% \9 @- N8 n' b+ ?. ~8 x  v最终，仿真电路图变成了下面这个样子

$ l1 K$ k. F9 l  D

iintx3sivqw640261733.png

7 {8 f0 u' {' F3 c$ o3 W& s2 T
6 H9 K0 U% z1 U% N* R0 F* m设置好起始频率1Hz，终止频率10Mhz，使用对数坐标

/ t/ {8 \) e! v- ^

fazy2mnlpik640261833.png

/ N. }$ w. z5 P+ S
运行一下，然后鼠标左键点击Vout网络，即可得到下面的波特图

35dwkuwssdd640261933.png

从图上我们可以得出，该电路的相位裕度只有9.9°，与我们上期的定量分析结果9°基本一致，互相印证了方法的可行性。
1 M; w0 L: E# O, ^

55neeyfvfij640262033.png

/ b& J( K: ^* U1 |2 Z' {3 U6 j
; E9 t, @8 u. u# X6 y- O0 g我们再试一下输出端串联100电阻的情况，如下图：
/ V0 e' e% P. T" h% B- c

xvacym1x4ii640262133.png

可以看到，串联100欧姆电阻之后，相位裕度为86.9°，与上一期的定量分析结果88.2°也是非常接近的，进一步印证了方法的可行性。
5 L5 y4 H1 }7 o相对来说，这种方法比上期要简单多了，我们可以很方便地修改电阻，改造电路，然后运行下就立马能看出结果。
7 Y' B  G, e  ?! n$ O
小结
本期写到这里就结束了，主要详细介绍了下如何使用LTspice仿真运放电路稳定性。
7 X4 w( E0 i: j/ l! F, M在我们能拿到所用运放的Spice仿真文件的情况下，我推荐用这种方法，因为它相对来说更快的知道结果，步骤也更加的简单。当然，如果拿不到运放的Spice仿真文件，那还是得用上期的方法。
以上内容纯属个人观点，如有问题，欢迎留言交流。