求助 | 打板回来调试，电路工作异常，大家帮忙分析一下这个电路图，能补救吗？

硬件笔记本

ctvfrc5gc5v64014115130.gif

点击上方名片关注了解更多



大家好，我是王工。
! }, Q, }% \$ b4 C
! j+ w% Y! E8 z, ^. F- V) ]0 |- A这是微信上一个兄弟找的我，说他电路调试时有问题，问我有没有可以解决的办法。下面是部分聊天截图。

nbigyth32xe64014115230.jpg

% d) s; D  ?6 b# g& k$ c4 a; z
9 ~# L' q6 c5 b2 R: X通过交谈，我把他的需求梳理了一下：
% }. f- a& U1 Q. A) Y9 `设备有两组供电电源，一组是主电源，另一组是辅助电源。
主电源和辅助电源同时供电，优先使用主电源，当主电源断电后，辅助电源无缝衔接给设备供电。
9 D! |4 d5 B! D然后呢，网上有一个推荐电路如下图：这个电路是怎么工作的呢？
3 r& E) d7 @8 U# i6 u

1a1vh4abkug64014115331.png

" M$ h9 B( g% _& G$ d+ f& P0 l% `电路分析：
1、当主电源Vin1为3.3V时，Q1的NMOS导通，然后Q3 PMOS的栅极被拉低， Q3 导通，Q2 MOS管关闭，外部电源Vin2断开，VOUT由Vin1进行供电。2、当主电源Vin1断开，Q1 NMOS截止，Q2 PMOS的栅极通过R1下拉，Q2导通，Q3 PMOS的栅极通过R2上拉，Q3截止。VOUT由外部电源Vin2供电。
& m( Z* Z5 ~5 B9 T通过分析看来，好像电路没什么问题，主备切换可行。但是在实际调试过程中发现主电源在下降的过程中，Q1和Q3不能及时断开，导致Q2只能通过体二极管导通，有0.5V的压降。Q3不能完全关断，而Q2就开始导通，外电源通过Q2、Q3形成通路，进一步阻止主电源的降低。相当于Q2永远不能导通，一直都是体二极管在导通。这就很严重了，相当于MOS管Q2一直没工作，整个电路就没啥用。
问题出来了，那是什么原因导致的呢？其实就是主电源在下降的过程中Q1，Q3没有及时关断导致出现一系列问题，那是什么原因导致这两个管子关闭这么慢呢？两种可能：
4 J0 _$ |1 z3 ^) p! J4 X( X& X, `, B1、主电源本身掉电比较慢，从而引起管子慢关断；
, A7 v0 B0 C& ]6 G2、MOS管选型不对，Ciss寄生电容太大（感觉又不大可能，现在管子寄生电容都做的很小，应该影响不大）。
$ {2 S1 s- b+ g3 N至于怎么优化电路，两种方法：
1、让主电源快速掉电；（怎么做到？）
0 _; n* k2 s4 G; f% n! X! t! O- x2、让辅助电源慢速上电。（很难，而且不太好）

这个例子也给大家提个醒：网上的电路不能随便拿来用，自己最好先验证一下再用。
最后，这位兄弟板子已经打回来了，各位有比较好的优化建议，或者更好的电路分享，可以留言或加扫下方二维码，加微信告诉我，谢谢大家。

h2tnp1elnlo64014115431.jpg

ok5j4z0fdv464014115531.jpg

* b9 x0 e2 w4 k) k  D( H9 Z声明：
声明：本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。投稿/招聘/推广/宣传/技术咨询 请加微信：woniu26a推荐阅读▼
, D8 H% _' x/ w) ?) a( e" D! z' ?电路设计-电路分析
emc相关文章
; S' c% P% q: g+ X电子元器件
3 a2 h' v) g: C" j: G- e后台回复“加群”，管理员拉你加入同行技术交流群。