台积电试产2nm制程工艺，三星还追的上吗？台积电试产2nm制程工艺，三星还追的上吗...

电子爱好者IT

据外媒报道，台积电的2nm制程工艺将开始在新竹科学园区的宝山晶圆厂风险试产，生产设备已进驻厂区并安装完毕，相较市场普遍预期的四季度提前了一个季度。

本文引用地址：https://www.eepw.com.**/article/202407/460882.htm

芯片制程工艺的风险试产是为了确保稳定的良品率，进而实现大规模量产，风险试产之后也还需要一段时间才会量产。在近几个季度的财报分析师电话会议上，台积电CEO魏哲家是多次提到在按计划推进2nm制程工艺在2025年大规模量产。

值得一提的是，台积电在早在去年12月就首次向苹果展示了其2nm芯片工艺技术，预计苹果将包下首批的2nm全部产能。

台积电2nm步入GAA时代

作为3nm制程工艺之后的全新制程工艺节点，台积电的2nm制程工艺将采用全环绕栅极（GAA）架构。GAA是一种晶体管架构，采用FinFET设计并将其侧向转动，使通道是水平的而不是垂直的；另外，与FinFET架构中的三面环绕通道不同，四面环绕栅极环绕通道，以便更好地控制晶体管开关。GAA借鉴了许多用于制造FinFET的成熟工艺，然而有几个关键的新步骤，包括外延、选择性去除、集成材料解决方案和电子束计量。

根据其工艺路线图显示，在2025年至2026年间，台积电即将推出的几项关键工艺技术，包括N3X、N2、N2P。

台积电工艺路线图

· N3X：面向极致性能的3nm级工艺，通过降低电压至0.9V，在相同频率下能实现7%的功耗降低，同时在相同面积下提升5%的性能或增加约10%的晶体管密度。

· N2：台积电首个采用全栅（GAA）纳米片晶体管技术的节点，GAA晶体管通过环绕沟道四周的栅极提高了对电流的控制能力，从而显著提升PPA特性，相较于N3E有明显进步，N2可使功耗降低25%-30%，性能提升10%-15%，晶体管密度增加15%。

· N2P：N2的性能增强版本，进一步优化功耗和性能，在相同晶体管数量和频率下，N2P预计能降低5%-10%的功耗，同时提升5%-10%的性能，适合对这两方面都有较高要求的应用。

同时，整个N2系列将增加台积电的全新NanoFlex功能，该功能允许芯片设计人员混合和匹配来自不同库的单元，优化通道宽度以提高性能和功率，然后构建短单元（以提高面积和功率效率）或高单元（以提高15%的性能）。

时间方面，台积电N2工艺将于2025年进入风险生产，并于2025年下半年进入大批量生产；性能增强型N2P和电压增强型N2X将于2026年问世。

全文观看链接：https://www.eepw.com.**/article/202407/460882.htm