李飞-USB3.0_TypeC的PCB作业

alter_hr · 发表于 2024-1-11 16:28:00

布局思路：
USB2.0：
1.USB接口靠近板边放置，方便插拔；

USB2.0：
1.ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；同样也要注意ESD 和USB的距离，留有1.5mm的间距，考虑后焊的情况。
2.终端电阻、稳压器尽量靠近连接器。

Type-C:
1.ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；同样也要注意ESD 和USB的距离，留有1.5mm的间距，考虑后焊的情况。

布线思路：
USB2.0:
1.器件摆放靠近USB接口，注意器件和USB的距离，留有1.5mm的间距，考虑后焊情况。
2.USB走差分，阻抗控制为90欧姆，做包地处理，总长度不要超过1800mil。
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(6).png

3.USB差分走线在走线的时候，尽可以有的减少换层过孔，过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层。
4.若USB两边定位柱接的是保护地，分割的时候保证与 GND的距离是2MM，并在保护地区域多打孔，保证充分连接。
5.相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪。
6.外层包地处理保护数据信号，内层划线隔离。
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(7).png

7.如果接的是机壳地，覆铜处需要多打孔。
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(5).png

8.如果用的是同一个参考地，则要设计单点接地
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(8).png

USB3.0：
1.尽量缩短走线长度，优先考虑告诉USB差分的布线，减少USB信号线上的过孔数量和拐角，从而做到更好的阻抗控制避免信号反射。
2.尽可能的将高速信号走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面。避免跨分割。
3.确保并行USB的差分信号对之间的阻抗为90欧姆（usb通信协议规定），用SI9000计算。
4.内层走差分信号不做包地处理，每组差分信号的间距，要控制到20mil以上。
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(9).png

Type-C:
1.Type-C有RX/TX1-2四组差分信号，两组D+/D-差分信号，差分信号要求至少紧邻一个地平面，两次都紧邻地平面最好，确保做组内差分要尽量等长。
2.CC1/CC2是两个关键引脚作用很多：探测连接，区分正反面，区分DFP和UFP，也就是主从配置Vbus，走线时面要加粗处理。
3.尽量再做的时候，表层扇出，内层布线。
4.布线时，线考虑type-c座差分扇出，先将差分处理好。
5.表层差分，打地过孔，考虑后续表层走包线处理。
6.蛇形走线时做到3W间距。
7.蛇形走线如接口处开始。
file:///C:/Users/Alter/AppData/Local/Temp/enhtmlclip/Image(10).png