|
高速先生成员--姜杰 聊电容，不能只聊电容，还要聊电阻和电感。看似很简单，其实，一点都不难。 
' {& |2 h3 r. w Z6 a: e6 o8 c
U- p- c% ?0 S% Q' n! H& u因为去耦电容的模型基本都可以用下面三种元素的简单组合来表示。  ; g# N5 G7 h: h/ Y
( t4 F1 d) |9 w# P0 ?# {理想电容C的阻抗是随频率的增加而逐渐减小的一条斜线，实际上由于电容中等效寄生电阻（ESR）和等效寄生电感（ESL）的搅局，问题开始变得复杂。不同的电容自谐振频点不同，谐振点阻抗各异，滤波频段也有区别…… 看似很复杂，其实，很简单。 
A7 s( Z5 z" L* |8 K( i
6 l7 ~, q; X* E+ c' Z; U! z) ]电容搞搞“振”，第一“振”来自同一电容ESR\ESL\C的串联谐振（也叫做自谐振）。 
5 z$ u0 L5 c. ^+ `% q& p7 }& I
先来看看电容模型的各参数是如何影响阻抗曲线的。对于电容容值C，不难发现，相同ESR和ESL的情况下，随着容值的增加，自谐振频点向低频移动，同时，滤波频段也会加宽。  2 z l1 ~+ x- G; e6 ^7 |
. ?4 C W5 ]$ r6 u8 G
接下来再看哈ESL的影响。在保持其它参数不变的情况下，随着ESL的增加，自谐振频点向低频移动，同时，滤波频段也会随着变小。  ! r3 G9 C+ J3 X4 R9 ?
9 q2 D2 s6 {! ` V: l
需要注意的是，ESR的情况会复杂一些，因为它是一个频变的参数。 
\7 l4 ^, x ^- h8 v" ^3 y1 w5 _ D" c% ]6 {% W, k. f
ESR随频率变化的趋势与该电容的阻抗变化一致。 
; Q7 X# V8 @: W8 C0 `( c S5 {- a, N: W7 C0 C
不过，为了简化问题，我们这里先把ESR作为一个常数，它的变化对阻抗曲线的影响如下图。  5 P$ o6 w" a$ }5 g. e6 X: q7 u) J
4 O3 `# D u D, K. `' d* U1 [
对比上面几个图，我们会发现一个有趣的现象，那就是电容自谐振频点的ESR基本决定了阻抗的最小值。 
, N3 t7 D; U- n8 y# M6 i& h- V8 x! x4 n# C# v% [
以上只是单一容值电容的阻抗曲线。了解PDN阻抗曲线的童鞋会发现常见情况并非如此，而是像人生一样总是起起伏伏。  # b% Y) Z% u& c9 ?* K$ t# D$ j! m, p! N
* ~2 M9 D* _% l9 t+ j
其实，这是容值不同的电容并联谐振的结果，也是本文要说的第二“振”。 
7 j; h$ q2 I; y) M& S* \( e" i; }! m/ \( i
分析起来也很简单，当一个电容的感性区遇上另一个电容的容性区，谐振峰就出现了。 
' @( L! W2 {: C0 }% e- m. H* m1 D& f, K& [9 Q
综合考虑VRM和芯片内去耦，如果说第一“振”决定了阻抗曲线的波谷，第二“振”通常确定了阻抗曲线的波峰。 电容种类这么多，原理图设计或者备料出错的机会大大增加，作为一名设计攻城狮，希望板子简单点，精简一些电容，这个要求并不过分吧？ 
+ f8 D( e0 V6 e+ G, r) C C1 C- ]! [$ f( v% W; G" s3 d7 V
说干就干，在前文三种电容并联的基础上，去掉100nF的电容，看看会怎样。 
/ p! y( Y5 R: S1 ~* A0 X, ?' Y6 w$ l: ?( r7 Z) |
这么看，除了在100nF的去耦频段出现一个谐振峰，好像也没什么问题，毕竟，这个峰值也没那么高。我们继续把VRM和芯片内去耦模型加上，看全链路的情况。  ( ?: ]4 K1 e1 S/ ?
1 I& T" r1 b3 h( j; |0 }# iSee？高速先生一直强调的调整电容要合理真不是吓唬你。 
4 F$ Q/ E6 P5 q' a$ k2 M0 c* h- S" U) l' t7 h/ i- r" _2 F9 Q1 L0 B
当然，这个例子只是为了凸显电容影响而挑选的极端情况。 电容不是老虎屁股，一点摸不得，具体种类和数量可以通过仿真进行优化，是增是减，It depends！ 对于电容相关的电感参数，除了电容自身的ESL，还需要关注什么？ 6 s, |0 t/ ]" i" i; a2 ` R
| 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
