|
本帖最后由 凡人1900 于 2023-7-11 18:38 编辑
! }( [4 b& m: w! y3 a3 ~$ Q4 K; G4 f4 I. ~. H
& h; X# N7 h! x( }! o
* H6 R& F; p; s% ]: _, V: @* r; `8 u7 M: t# P/ M
. Q6 d! v9 K* S: h& y2 s+ D* {Altium designer19使用几个疑问之五(一直用pads,知道的不吝赐教,谢谢。不愿意说的烦请绕道)一张张图片上传太浪费时间,就压缩了一个包了,我的疑问都在里面,图文并茂,下载解压很快4 F1 d l7 P" Z" P
+ W% K) l7 u/ g& K1.绿色的边框怎么比板框都大更边缘9 F3 C8 A$ q1 F2 h$ Z
5 W" B% [2 o8 m* } Z
2.PCB高亮网络之后原理图不会同步高亮/ Q6 C+ A6 y8 ]7 O, r3 ^- t
+ ~2 I0 D% Q3 w0 g; i8 k* L
3.差分等长设置 右下角那个5mil值是什么含义
6 `" A/ w9 F' ^- b+ [7 A% x
|" ^$ @5 N& S/ J2 p0 [4.差分等长设置对不对?8 n2 d9 l. y* f1 t& D5 b
9 P2 I( E- L" C, z' A+ h. t* ?
5.差分线线宽已经调细了,只有5mil 但是拉出来的线还是不美观也不符合要求/ V# g$ E/ r& r9 p
! n, S0 A' |' f. N% U! p/ B8 l6.画等长用的是这个菜单工具
6 `# s) z2 g! W4 n0 k1 l% O
) l% \+ T7 @! `0 P0 t7.已经设置好了差分线规则+ ]/ G7 n5 t3 u' c/ Q
' r7 f' D/ F! {, N" {
8.这差分线怎么画的那么别扭,我看一画基本是成为这种是大概率* ]/ m. f3 S% a9 k k" a7 U
( u. t& n* Z" {
9.这种差分走线也不美观
( n& I5 w9 X6 q2 R' p. q% U& m p6 J. \/ G! z1 l% J" \ m
10.最开始的时候线宽较宽,这种差分线也是不对的# A5 k# k7 s- W" f
# G7 s9 U9 ~/ ^& D. F* T. U
11.原理图网络标号和差分对的名称label值保持一致update才不会报错?操作的时
# u2 |1 x/ ]( W4 P. t2 ?
5 W* W" q' g3 ?9 O候确实是那样,如果网络名和差分的Lable名称不一样,就会报错. q. v* I1 J) A: y6 z- q9 x
! k- m0 U4 H6 b' l! T
12.选择位号 按AP 放不到想要的位置
0 {2 c9 X" X0 l
+ X; t- R9 B, q0 \4 W& \+ C13.隐形的透明框是过孔的什么框?是怎么设置的?如果删除 所有的过孔都没了
4 U& o2 D1 u! q$ G- X
9 C) d0 l; U) ^: T14.AD很容易把元件删了 有没有像pads的开关 没有关闭DRC是不可能删掉元件的。在哪里可以设置5 A& `, F! j4 p( [& `4 `
: o% J, [ E3 U- ]& F/ ?- F15.考虑空间不够 就把线宽设细了 如图是最终的规则设置
7 q) M1 t( d3 f4 Q0 B$ }" p2 E7 g9 F& {) N
差分线+等长线参考这个帖子画的0 y8 F$ o+ h+ t
0 H7 v0 _" V; [6 N
https://blog.csdn.net/qq_36720691/article/details/124870440; A# I# C, `1 |: J" F
/ @' ?' ?( P) V+ k5 t
0 y. q3 z% W+ O$ K0 v1 R, Y- F. G
6 a: H+ k; M4 @5 U, x: m2 o' V) x2 J: U* N" ^5 A
5 Q0 {4 r5 |9 T0 F
3 [4 f; l9 e1 [5 z' y+ X |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|