|
作者:一博科技/ D$ `4 c( `) a+ L
$ n& E) M) H! q& x8 o4 Z! Z“你们会做测试夹具吗?”/ v. D+ q. B( X
^! K* @; u! ^" z! c$ C
听到客户在电话那头说的这句话,小陈愣了一下,不禁想起了发生在不久之前的另一段对话:
) B9 A% J! @* U1 d# d! j: H
! T, @% C5 t1 o' q“你会做层叠吗?”; Q% ^2 ], p. I, u8 H
" ]7 {; [. L; ~, a. I( ~' u
“会”& L7 i5 W# y9 E/ R/ H
. p& I7 K* e2 y$ C- C
“嗯”
8 f( j- g0 ^, V+ @9 |0 R! `
) d- s* i2 d5 o1 F- d5 k# I••••••
7 M8 v% e& d' e; {7 r; B2 v4 P2 b: i. F. J8 m% V) ^
聊天聊到这突然就聊不下去了,这样的问题确实不好回答,到底怎么样才叫是会呢?" A7 f6 A) K: ?. g. Q1 d
+ t3 U- t$ E+ z3 x
有一天,小明新接到一个项目,要求是性能优先不计成本,主芯片是1.0mm pitch、45*45的BGA,有许多高速串行信号,通过板边的连接器连接至背板。
! y, |: e9 r& e2 u6 z
3 G2 O; Z+ b/ c0 v1 f' a E) {他数了数,BGA大概需要8个走线层才可以把所有走线扇出;信号需要规避串扰,嗯,每一个走线层旁边都双边地平面;
, j1 ?# I) e$ i I8 H3 U
4 N- F8 u# [+ z- f( v芯片电源较多,至少需要两个电源层,core电源的电流也较大,载流也是需要考虑的对象,那电源那儿就是用2OZ的铜箔吧;
& V: N: g9 P* T1 k$ ~" M' C3 E" g, l; f0 o- v1 s; Y- N
高速信号损耗是一个问题,咱上高速板材;
. I7 ^3 v' ^$ X9 h2 T, K. p$ a% s8 O% ^
考虑了介质损耗之后还需要考虑导体损耗,走线不能太细,可是两边都有地,又要保证阻抗,那只能让两边的地远一些了,都使用两张1078的PP/core,让两边都做到6mil左右,这样就可以保证走线的宽度有5-6mil了,同时还避免了单张布造成的玻纤效应,简直一举两得。- ?; M; q, p0 T
! O+ d2 o1 ^8 R2 u* u, L6 v9 R S
高速走线还怕stub的影响,听说当前工艺可以将背钻的stub控制在8mil以内,所有高速走线都背钻就行了。
) E; Y, |' i% {0 Q2 @" w
: _+ Z+ c6 g- C, J9 \6 L; }这样一算,差不多是22层板,板厚在3.8mm左右。$ D3 e' m7 z r5 [! ?
/ H0 Y; w0 D" @5 Z当小明辛辛苦苦的将pcb设计完成,发现了这样一个问题,板边连接器的保护长度是1.2mm,意味着3/5层的走线背钻后连接器无法连接,如果背钻至保护长度之外,第三层走线又可能会留下40mil左右的stub。# s% _/ o9 N9 ] w$ L1 {+ N: x
8 M0 Y9 b) w" Z$ S小明一咬牙,不是不计成本吗?那我再加4层,高速走线从第7层开始走,这样stub问题就解决了,只是板厚变成了4.5mm。, z( {7 q5 i4 F/ v' w
( u: E0 z& G* M- B9 h; e* [此时PCB板厂跑出来了说:“小明啊,这个4.5mm的板厚,你看你打的都是10mil孔径的过孔,厚径比都达到18了啊,量产的成品率很低,咱做不到啊,你看是不是能换成14mil的过孔?这样厚径比13,成本也低点是不?”5 E R$ }; z( _' q; ~! ]1 }9 ?
( x6 x; L# c& @& ^# t$ X9 W小明正准备将所有的过孔change一下,仿真组的同事又跑出来了:“明工,咱们不能换啊,用14mil的过孔的话差分阻抗就只有70多了啊,孔又这么长,信号跑不通啊!”
" I- V/ I, U; W @; H- r" p! @8 u- C( f
而当小明还在烦恼的时候,材料厂家讪讪地笑了一下:“明兄,咱们材料的可加工性其实还是不错的,不过4.5mm的板厚,BGA的fanout区域容易爆板啊”
, f( a8 B( v( v
$ A. w8 {. J7 r9 ~( B) S0 i小明,卒••••••5 f0 g/ T1 m+ a/ w, Y
* R( P4 G6 Q, L1 ]1 A看似系统地一条一条教真的能让人真正理解吸收吗?还是要在不断的试错中不断思考,才能慢慢积累经验,直到“会”呢? |
|