电子产业一站式赋能平台

PCB联盟网

搜索
查看: 3525|回复: 0
收起左侧

[作业已审核] 林若峰-4片DDR3菊花链PCB设计作业

[复制链接]

16

主题

46

帖子

398

积分

年度会员

Rank: 3Rank: 3

积分
398
发表于 2022-11-6 21:00:43 | 显示全部楼层 |阅读模式
4片DDR走线的难度提升了不少,最开始用3层内层走完数据线之后发现地址线完全没办法横穿,导致整个走线重新推倒了重来了一次,下次在开始走线之前应该先规划一下再开始走线,包括哪组数据线走哪一层,需要多预先考虑一下,避免多次返工。

DQS和时钟线要与时钟线误差控制在250mil以内不大清楚如何实现

DDR3x4.rar

1.54 MB, 下载次数: 2, 下载积分: 联盟币 -5

回复

使用道具 举报

发表回复

高级模式
B Color Image Link Quote Code Smilies |上传

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表