杨瑞东-4片DDR3的PCB设计-（菊花链）

STEVES

心得：
2.BGA器件网络表（更改前后）
2.1 PCB->Component->All Component->U3->选中“引脚与网络”->Ctrl C
3.BGA数据线等长处理
3.1 设计->规则->High Speed->Match Lengths->新规则->MatchedLengths->Net Class->D0-D7->工差：50->确定->其他同理
4. DDR3的地址线菊花链等长Xsignal设置
4.1 设计->类->xSignal Classes-> 右键->添加类->确定
4.2 设计->xSignal->创建xSignals->u1与u2->Net Class：ADD->Include created xSignal into class ：U1-U2 -> 分析->确定