DDR3布线相关问题

lizhichao2012

DDR3布线时CPU到DDR3的地址线长2037mil ，数据线长1613mil，这样会不会有问题

Kivy

没有问题啊   
数据线和数据线之间进行等长即可 +-25mil误差
地址线 时钟线 控制线一起等长  +-50mil误差即可

小小小老陆

同求，高手赶紧进来

chenzhouyu

郑振宇_Kivy 发表于 2016-12-21 11:37
没有问题啊   
数据线和数据线之间进行等长即可 +-25mil误差
地址线 时钟线 控制线一起等长  +-50mil误差 ...

大牛一锤定音啊！

lfly07

郑振宇_Kivy 发表于 2016-12-21 11:37
没有问题啊   
数据线和数据线之间进行等长即可 +-25mil误差
地址线 时钟线 控制线一起等长  +-50mil误差 ...

学习了 ！！！！！！！！！！！！

渴望大海的鱼

学习啦，道理是这样的：地址总线内部要求等长，数据总线要求等长，地址和数据之间，并没有等长的要求。他们两个发生在不同的时段里。