快捷导航

信息推荐

更多+
开启左侧

[已解答问题] altium designer routing 提示clearance constraint

[复制链接]
Melvin 发表于 2021-9-20 08:24:58 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
求助,求助,在PCB板设计界面拉线的话,布线走线的时候,即使是同网络之间的拉线也在报错,clearance constraint ,为了验证 我 PT 快捷操作也是一样的,一段没有连接任何封装的电气走线,也会报告线距冲突.求助

同网络布线也报线距冲突

同网络布线也报线距冲突

具体的冲突提示

具体的冲突提示
回复

使用道具 举报

精彩评论2

正序浏览
邵金龙 发表于 6 天前 | 显示全部楼层
你的走线宽度,违反了线宽规则
回复 支持 反对

使用道具 举报

Kivy 发表于 4 天前 | 显示全部楼层
这个不是线宽规则报错   查看下你的规则 是不是设置了同网络的间距报错
-08:00C617联盟网7296..png


凡亿教育 课堂免费视频汇总:https://www.fanyedu.com
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

热门评论
广告位

信息推荐

更多+

最新信息

更多+
关闭

站长推荐上一条 /1 下一条

关注我们

凡亿公众号

教育课堂

全国服务热线:

156-1688-0848

PCB制板下单邮箱:pcb@fany-eda.com

Layout设计邮箱:layout@fanypcb.com

公司地址:深圳市宝安区西乡街道河东社区新城广场3层2211-C347

长沙分部:长沙麓谷高新区麓谷新长海中心B3栋3楼304-305

工厂地址:广东省深圳市宝安区沙井镇沙头裕民路6号

Copyright   ©2015-2016  PCB联盟网|中国PCB论坛|PCB电子技术论坛  Powered by©Discuz!  技术支持:凡亿教育    ( 粤ICP备14065604号 )|网站地图