电子产业一站式赋能平台

PCB联盟网

搜索
查看: 2798|回复: 0
收起左侧

时钟信号回沟与测试点位置有关吗?

[复制链接]

190

主题

432

帖子

3566

积分

四级会员

Rank: 4

积分
3566
发表于 2020-11-25 19:59:50 | 显示全部楼层 |阅读模式
作者:一博科技高速先生自媒体成员 姜杰* l& D3 H/ d2 N2 n! }
信号回沟,即波形边缘的非单调性,是时钟的大忌,尤其是出现在信号的门限电平范围内时,由于容易导致误触发,更是凶险无比。所以当客户测试发现时钟信号回沟,抱着一心改板的沉痛心情找到高速先生时,高速先生丝毫不敢大意,一番分析确认之后,给出的答复却让客户喜出望外:测试点的时钟回沟是真实存在的,但是芯片得到的时钟信号质量却没有问题,简而言之,单板的时钟信号没问题,可以放心使用。; [9 ?, \7 e6 S% c, ~4 z7 J
其实,高速先生刚拿到单板时心里也没底,因为时钟信号频率并不算低,有400MHz,而且针对5路时钟信号的设计查板也并未发现异常。# y- E+ C$ h5 v. Y6 a  M% V" T
4 [( ]9 m7 \% _+ f
仿真初始阶段,为了确认模型的准确性,首先对客户提供的测试点上的波形进行了仿真拟合,以C0通道时钟为例,仿真波形的回沟如约而至,与测试波形的延时、回沟的位置基本一致,说明仿真建模没有问题,看到这样的结果,客户的心开始下沉:回沟得到了仿真验证,这回没得救了。

" b- _0 s. c6 O3 Y" m9 M
高速先生感觉可以再抢救一把,因为最关键的芯片DIE上的时钟波形还没看到,还有一线生机。怀着忐忑的心情,高速先生按下了“Simulation”键,随着DIE上的波形在屏幕上渐次展开,高速先生松了口气,芯片上的时钟回沟神奇的消失了!
: ^1 z* G0 R: B3 h& @: x. g
( j, L" ]% k7 I) K: Q2 q, ?; {
4 C5 H6 H9 [: J) d
  ?' \" u, h# i: j  D; f
看到这样的结果,客户既喜且疑,喜的是芯片上的时钟信号正常,疑的是测试点明明就在芯片背面的过孔处,为何测试得到的时钟波形会与芯片DIE上的天差地别?, A9 l; n0 l: J) ]+ v2 q

5 \6 h8 \' ]* Z  H  ?3 }& L( P- h9 w6 m% x! m9 g
测试最尴尬的莫过于“所测非所得”,出现这种情况,很多时候与测试点的位置选择有关,比如本案例:看起来芯片背面的过孔似乎距离芯片最近,最能反映芯片接收信号的真实情况,其实不然,我们最终需要关注的是芯片DIE上的信号,而芯片的DIE与PIN之间还隔着千山万水——芯片内部封装布线,尤其是封装较大的BGA芯片,封装布线的影响更加明显,这也是很多芯片会提供封装补偿(Pin-delay)的原因。7 u, K3 K; n# ?- I0 y1 s8 b
" y7 T( M7 z, b/ |( c( j, Q% ~
现在再来解释芯片背面测试点的波形为何与DIE上的情况相差甚远,信号的拓扑图可以让我们一目了然。
' L4 O' W* h* @, d& i4 f" G" }

8 v  H& |* e! |5 |6 f" P) @
答案就是:实际测试点与芯片DIE之间的走线(本案例中,主要是指封装布线)上的反射,导致了该点的时钟信号回沟,在DIE上的理想测试点的波形则不存在这个问题。而客户提供FPGA相应的时钟信号Pin-delay数据与PIN-DIE之间的仿真延时基本吻合,也从侧面印证了封装布线的影响。对比其它四路时钟,情况也基本类似。
' @& h0 a: O' x: l7 A

$ G: N4 I4 I: s
通过后期与客户的沟通确认,单板在最终的功能调试中也并未出现问题,喜大普奔。

. I' ~# b4 L1 [$ r. ]9 }
一博科技专注于高速PCB设计、PCB生产、SMT贴片、物料代购http://www.edadoc.com
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表