|
|
（1）ERC报告管脚没有接入信号：
; w. v2 y& N2 n; [) v) b
/ f# G3 c* F* @5 ca. 创建封装时给管脚定义了I/O属性；/ ~, u* d; A7 t6 ?0 d
0 U) ?7 \- s ~/ c4 f* ~
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；3 I3 V0 P4 ]) ?* k2 t
$ G' Q# b5 G' E/ _7 \. x' \c. 创建元件时pin方向反向，必须非pin name端连线。& ^) f: \% j9 U/ x, G1 D. P
/ z5 c. v& k7 t/ e A3 Xd.而最常见的原因，是没有建立工程文件，这是初学者最容易犯的错误。
7 R+ A) e0 E& E3 E: C' P" n& _: a. ]3 N, ~: h8 d& w# E8 p0 U9 _) M! s
2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。! V6 F/ A6 z9 w
O$ n" {! t! \9 r 3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。) Y$ }; n, b& z$ P# o m
% r3 E; I8 b! a0 d, j/ q4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.7 W$ Z2 N& v n* ]. n' Z1 p
' N! V- }0 k5 Z& O! \" u
28 S0 {0 U; m% A: B
- t+ i5 B8 \4 i( M f
PCB常见错误
/ m+ M. F8 I* c) I# g$ t( V( A4 K, g/ w0 z! f* l1 l: S
（1）网络载入时报告NODE没有找到
3 k$ v1 }0 Y0 T! j; o5 i4 D% c1 o8 \! N+ P, j
a. 原理图中的元件使用了pcb库中没有的封装；
" E, U9 q5 T* k, m
& H3 K$ D, d7 c# cb. 原理图中的元件使用了pcb库中名称不一致的封装；( l6 Z8 {0 F! U/ W' w2 e. }
- L4 |3 Z! ~" x8 z- }c. 原理图中的元件使用了pcb库中pin number不一致的封装。
: V6 X( j5 w- ]/ T4 P2 R! ~9 V; N0 m' _0 E! ?
如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。
! l, k3 |- ^, }
/ o1 Y5 q1 A$ L0 A1 K （2）打印时总是不能打印到一页纸上* f4 q' U, X: o T$ ?* F
% g( Q5 V% Y* z) L a. 创建pcb库时没有在原点；- b1 x8 g" ~' X
# \: [1 u) @' @8 z( V9 cb. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。
7 }& Y7 L& X! h6 k7 t1 i1 Q) H( v$ B; m `( s
（3）DRC报告网络被分成几个部分：4 A, e: u$ g$ V
" q1 K2 O$ [4 t' K) _) b3 z+ \- u 表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
j1 o( Q+ n0 K; x& |% h
" O2 g0 ~( d5 }9 B2 M 如果作较复杂得设计，尽量不要使用自动布线。
9 \, @6 @9 v& [# P9 ]7 T+ N6 [& \- ?
) A; t0 Y: N( W4 w# v* Q: b/ h
|
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
