Placemen布局原则及规范（一）

ZYZm998

一、Placement动作在layout之前，Placement既是为了layout满足一定设计规范，又是为layout走线指明了方向。layout期间原则上不能再大动placement，只能微调。这也要求进行placement时必须深入考虑到layout。高质量的placement会让layout工程师感觉走线顺畅合理。不合理的placement可能使得PCB不满足设计规范，甚至会导致layout走线困难，最终调整placement。
二、射频placement原则
0、通则：loss、阻抗连续、隔离度（emc）
（1）走线：短、粗、顺
7 a1 `* V. z. ~* Q& d  J4 }     短：意味着loss小
     粗：意味着阻抗易控公差相对小，loss小
+ k+ U4 x, S3 m     顺：意味着易走线，线直，loss小
  e# e6 ~! P9 {# M) ]* R( L2 D（2）RF信号线尽量走表层，少换层，避免过孔的寄生参数
（3）射频电路尽量不要和BB共屏蔽罩，单芯片方案除外
1、射频transceiver：
（1）尽量靠近BB芯片，使得到BB的IQ、SPI等线尽量短。
（2）接收Port位置应方便接收差分线出线并走表层。
: z6 C0 N( s$ a' d: R8 l/ N. b& c8 j（3）如果有分集天线，尽量兼顾到主集和分集，但目前主流板型考虑分集天线较多，因为分集天线环境通常较差，主集天线环境较好，且主集走线本来就很长。
& w1 {( ?  a+ c" l, m5 O% xfile:///C:/Users/win7/AppData/Local/Temp/msohtmlclip1/01/clip_image002.gif
（4）方便TCXO的摆放，即尽量远离热源
（5）方便去耦电容和滤波电容等外围器件的摆放
" F- m5 C; R5 g9 B* R: g' [（6）如果双面布件，其背面尽量避开其他芯片，为方便出线和避免干扰
2、TCXO或crystal：
9 c5 o2 a0 B) ~% i* ]（1）尽量远离热源，热源包括PA,PMIC等，用于WCN的时钟甚至还要与WCN芯片保持一定距离，因为内部集成了PA，也是热源。
$ I& g% {. ?$ N（2）时钟如果是crystal，距离transceiver不能太远，一般会紧靠，因为太远会有寄生参数，如果是TCXO，那么可以距离较远。
3 A  E( v* |8 J( Afile:///C:/Users/win7/AppData/Local/Temp/msohtmlclip1/01/clip_image004.gif
% }+ S8 S0 z! w7 L3、天线开关、集成开关的FEM：
决战四层板，只要30元：
* f3 f: e+ J( v
! i+ ]0 e1 s9 O1）长宽在5CM以内打样5片 仅需：30元/款全国包邮！

- ]  {5 \) a! E* @2）长宽在5-10CM以内打样5片仅需：50元/款全国包邮！
  F2 c: x0 Q. n6 r4 g) K$ [
更多优惠详情参阅：http://www.jlc.com/s；TEL:18681569485
! Q4 R' V7 q( D  _  c, ]4 ?