免费下载 | 【白皮书】基于多核 RISC-V SoC 功能分区的 3D 堆叠和 BEOL 技术热分析

耀创深圳

在 3D-IC 设计中，热挑战可能会对性能达标带来重大影响。尽管近年来摩尔定律的步伐有所放缓，但借助系统技术协同优化（STCO）方法，有望利用新兴技术产品（包括 3D 技术）调整系统架构，从而缓解工艺发展瓶颈。

本白皮书分析了嵌入式微凸点（EμBump）和晶圆对晶圆混合键合（W2WHB）的材料特性对 3D-IC 封装堆叠热行为的影响。


图1：随着 EμBump 和 W2WHB 的 3D 界面层金属密度的增大，芯片层中的 Tmax 和 Rth

本白皮书介绍了先进 CMOS BEOL 工艺和 3D 界面层的热分析，涉及不同的 3D 技术和横截面假设、3D 堆叠配置以及系统级分区方案。具体而言，本白皮书重点分析 EμBump 和 W2W HB 3D 堆叠技术，研究 3D 界面层金属密度对堆叠设计热行为的影响。通过比较双裸片 3D-IC 中的 memory-on-logic（MoL）、logic-on-memory（LoM）和 logic-on-logic（LoL）以及 memory-on-memory-on-logic （MoMoL）配置中的 3 裸片堆叠，探讨了 3D 分区方案对堆叠设计最高温度的影响。


图2：2 裸片和 3 裸片配置中不同堆叠和分区选项的 Tmax

本白皮书共7页，目录如下：

01	简介
02	方法和实验设置
03	结果
04	结论

欢迎点击文末阅读原文，免费下载



点击文末阅读原文，免费获取白皮书！



▼您可能错过的彩内容▼免费下载 | 【电子书】DDR PCB layout 指南：避免电路板 Layout 中的常见内存问题
【5/30 正在直播】升级版“一站式” PCB 设计第四期：规则设置
技术资讯 I 高密pcb设计秘籍：BB Via制作流程全解析
RK3566 实例课程 I 第十五期： LPDDR4 S参数的提取办法和技巧

Cadence楷登PCB及封装资源中心


原文由Cadence楷登PCB及封装资源中心整理撰写。
Cadence是唯一一家为整个电子设计链提供专业技术、工具、IP及硬件的公司。产品应用于消费电子、云数据中心、汽车、航空、物联网等行业领域。Cadence创新的 “智能系统设计” 战略助力客户优化设计、缩短开发周期、打造行业领先产品。
识别下方二维码关注公众号


关于耀创科技


耀创科技（U-Creative）专注于为电子行业客户提供电子设计自动化（EDA）解决方案及服务的高科技公司，是Cadence在国内合作时间最长的代理商。      耀创科技（U-Creative）至今积累有20多年的EDA工程服务经验，已经在中国为数百家客户提供了EDA解决方案及服务，这极大地提高了客户的硬件设计效率和生产效率。公司在引进国外先进的EDA解决方案的同时，针对中国市场的特殊性，与Cadence公司合作，在国内最早提出了电子电气协同设计与工程数据管理的概念，成功地在众多研究所及商业公司内进行实施，极大的改善了PCB/SIP产品的标准化设计流程，覆盖从优选元件选控、协同设计输入、在线检查分析、标准化文档输出及PLM/PDM系统集成，获得了众多用户的赞许。与此同时，根据中国客户的实际情况，公司还提供除了软件使用培训之外的工程师陪同项目设计服务，以帮助客户在完成实际课题的同时，也能够熟练掌握软件的高级使用方法，这一举措也取得了非常好的效果。我们一直秉承“与客户共同成长”的服务理念，希望在国内EDA领域内能为更多客户提供支持与服务！识别下方二维码关注耀创科技公众号

欢迎您的留言！您可以通过微信后台留言或发邮件至sales@u-c.com.cn联系我们，非常感谢您的关注以及宝贵意见。点击“阅读原文”，免费获取白皮书！
↓↓↓期待您的分享、点赞、在看