最近在做一个USB3.0的板子，我是这样做阻抗匹配设计的

硬件笔记本

点击上方名片关注了解更多
: q8 g' c( ?$ A) F
大家好，我是王工。最近在做一个USB3.0的转接板项目，过程中积累了一些关于高速差分线阻抗控制的经验，今天就来和大家分享一下这方面的知识。
0 s3 |5 _* D" e3 L/ r/ n! _011
为什么高速差分线阻抗控制这么重要？先讲个真实案例：去年有个朋友做USB3.0设备，信号老是断断续续的，折腾了两周才发现是差分线阻抗没控制好。然后重新打板子就好了，耽误了项目进度，老板脸都绿了...

pyzqvb5xst164064867611.png

0 g$ A' s( ?& M$ ~( ~3 B) B你看，差分阻抗控制不好，钱包和心情都会很糟糕。对于USB3.0这种高速接口（理论上是5Gbps，相当于625MB/s），差分线的阻抗匹配简直就是生命线。它直接影响着：
! D" D$ {* {( u  i1、信号完整性：阻抗不匹配会导致信号反射，眼图闭合。
2、传输质量：可能引起数据错误、连接不稳定
* \9 u- G; ?4 V" \3、EMI性能：差模噪声增加，可能影响电磁兼容测试。

021
: {  v1 z' E) i  g8 l差分阻抗控制跟哪些因素相关？这里以表层走USB线的差分微带线阻抗模型的参数进行描述
' s( h8 G% i7 J( Q) o" Q

5wo3wkwjusw64064867711.png

2 z  E( [5 t/ Q- m看中间PCB示意图，对着右边需要填写的数据，咱们挨着来解释一下：
8 K/ Z3 E6 q: g; a9 jH1：半固化片的介质厚度，是PCB的关键材料，它是走线层和参考层的距离（是固定参数，由板厂提供）；
' v* t% j- ^  F" k0 W1 {Er1：介电常数，（是固定参数，由板厂提供);
S1：差分线的线间距（可更改）;
/ _; E! A; A4 gW1：差分信号线的底层宽度（可更改）;
W2：差分信号线的顶层宽度（可更改）;
0 @1 H  Q& ^' F0 I9 E/ T1 DT1：走线的铜厚(一般为1盎司，也就是35μm或1.4mil);
C1：基材的阻焊，也就是板子的绿油厚度（是固定参数，由板厂提供);C2：走线的阻焊，也就是板子的绿油厚度（是固定参数，由板厂提供);C3：差分线之间的基材阻焊，也就是板子的绿油厚度（是固定参数，由板厂提供);CEr:阻抗的介电常数（是固定参数，由板厂提供);以上叠层可根据实际模型进行选择，他们之间的关系可通过参数调整尝试。
031
' g* v+ b5 f4 N; k$ j7 g手把手教你用SI9000计算USB3.0差分阻抗理论讲多了容易睡着，咱们直接上实战！USB3.0的差分阻抗标准是90Ω，下面看我如何用SI9000这个神器来计算。
3 z( B9 I# a$ c# Z7 h6 @& V第一步：了解你的PCB叠层假设我们使用常见的4层板结构：

" h& Q- E% k* n5 f9 a

顶层：信号层
第二层：完整地平面
第三层：电源层
6 q$ w7 r" q( N. b4 f底层：信号层
5 |4 T+ n# [; u# t
第二步：SI9000参数设置1、选择模型："Edge-Coupled Microstrip 1B"（表层差分微带线模型）

2、填写参数：

H1（介质厚度）：4.2mil；
' G( o( v+ v9 G* R2 D6 ?Er1（介电常数）：FR4板材通常为4.2mil；
W1（线宽）：这个我们先猜个值，比如6mil；
, J" W/ I6 {3 H: d3 J- ?W6（线宽）：假如也是6mil；
" Q, r+ a7 N# V% W- |: L, [# OS1（线间距）：先设8mil；
9 f# Y% V. ?; G7 [$ g; DT1（铜厚）：走线的铜厚(一般为1盎司，也就是35μm或1.4mil)；
# o/ k4 }8 \; R  }C1/C2/C3（基材走线的阻焊层）：一般1mil；
/ ^4 R0 F4 ]3 _8 e& qCEr（阻抗的介电常数）：4.2mil
[/ol]3、目标阻抗设为90Ω，点击计算！

9 `$ y& j# {* A第三步：调整参数达到目标阻抗

第一次计算可能不准确，需要微调：
9 Z( d/ L  L) X; o) c/ f& D% {

如果阻抗偏高：可以适当增加线宽或减小线距；
如果阻抗偏低：减小线宽或增加线距；
+ j# j' N, {3 D1 D8 ?/ v最后尽可能达到90Ω目标阻抗，虽然差分线阻抗已经设计出来，但不是最终结果，还要考虑等长设计。等长可以采用单端走蛇形线的方法，做到等长匹配。
0 _9 ]0 I% K. m3 C4 v0 R
4 B0 o& n+ Y* a( [$ T第四步：考虑工艺能力别忘了咨询PCB厂家：

他们的最小线宽/线距能力（一般5mil/5mil没问题）

实际介电常数可能有偏差（建议要厂家提供测试数据）

铜厚的实际值（加工后可能不是精确的1oz）

041
3 ~$ n/ D( _( M2 I4 G: K布线注意事项及常见问题解答①布线注意事项计算好了只是开始，实际布线时还有这些坑要避开：
! i' E% m# n7 _, F# y6 e1、等长处理：尽可能等长；
2、避免锐角：转弯用45°或圆弧，别玩直角漂移；
3、远离干扰源：别和时钟线、电源线挤在一起；
# o6 _/ F# m* U7 u4、过孔处理：尽量减少过孔，必须用时旁边加接地过孔。

1wzf1lhqyae64064868112.png

. }# T8 j' v- c5 P[/ol]②常见问题解答Q：阻抗一定要精确到90Ω吗？
  Q& \" c2 q+ l3 i# cA：±10%通常可以接受。
; d5 z) T4 y) q  B+ S7 DQ：4层板和6层板设计有区别吗？
A：有！介质厚度不同，需要重新计算。6层板通常有更薄的介质层，线宽可能需要调整。
5 Z* T2 ~) A. y1 e" cQ：差分线可以换层吗？
6 _$ e+ f* Y, Y" s2 @- |' J! S- t, T2 jA：可以，但需注意：每个过孔都会引入阻抗不连续，要尽量减少，过孔旁边必须加地孔，换层时参考面会变化，需保证回流路径顺畅。

小结
记住，好的差分线设计 = 准确计算 + 谨慎布线 + 充分验证。第一次可能觉得复杂，多做几次就会像骑自行车一样自然了。
  V) s4 a1 L3 c* Q' C4 g在微信公众号硬件笔记本的后台回复“SI9000”，即可获取软件安装包链接。
( p3 @3 X5 J3 a# n6 x- V最后提醒：投板前可以把设计参数发给PCB厂家确认。
% k% X% a9 W: [& ]大家有什么USB设计中的趣事或问题，欢迎在评论区分享交流！
' L8 n0 j; s/ n8 f写在最后都说硬件工程师越老越吃香，这句话也告诉我们硬件也是需要积累的，王工从事硬件多年，也会不定期分享技术好文，感兴趣的同学可以加微信，或后台回复“加群”，管理员拉你加入同行技术交流群。
推荐阅读（点击图片直接进入）

d23z31204zr64064868212.png

* Z9 s* L% u" F2 T

pdj04mhkz5k64064868312.png

  c/ L/ \) l9 j% F5 r- E- G投稿/招聘/推广/宣传/技术咨询 请加微信：woniu26a
: A& e7 g/ N9 h6 Y" ]" p! F# l4 U

g5anelhvo4t64064868412.jpg

5 i: z. D/ E1 |& g
声明：
声明：原创文章，转载请注明出处。本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。
推荐阅读▼
电路设计-电路分析
% t# K% h: _' m' P9 U" Temc相关文章
% u8 T3 q1 M& H电子元器件
) ^  q$ J7 d1 o: E( V7 l' [9 B# M. x( p