PCB技术指南之布线工艺要求

ZYZm998

      ①． 线
一般情况下,信号线宽为0.3mm(12mil),电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil),实际应用中,条件允许时应考虑加大距离;
' b- A3 Z* J$ M/ J$ F& j布线密度较高时,可考虑(但不建议)采用IC脚间走两根线,线的宽度为0.254mm(10mil),线间距不小于0.254mm(10mil).特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距.

      ②． 焊盘(PAD)
焊盘(PAD)与过渡孔(VIA)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1N4007等,采用1.8mm/1.0mm(71mil/39mil).实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸;
2 b& j9 _# h% k9 T. t+ L0 cPCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右.
" T; A- c3 N7 @! g. ?
, i( f& b- I% ?) \      ③． 过孔(VIA)
9 P4 G3 [% s  \5 f一般为1.27mm/0.7mm(50mil/28mil);
当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil).
3 B- z! e0 A; K+ y. F" x
$ k; ^, Q: u* c4 v& L& t$ t      ④． 焊盘、线、过孔的间距要求
' E! @9 Z3 ~3 t+ z+ Z0 ?PAD and VIA  : ≥ 0.3mm(12mil)
PAD and PAD  : ≥ 0.3mm(12mil)
PAD and TRACK  : ≥ 0.3mm(12mil)
; P( J5 c$ G3 p. o+ tTRACK and TRACK  : ≥ 0.3mm(12mil)
密度较高时:
2 y' X! X' `/ L6 BPAD and VIA  : ≥ 0.254mm(10mil)
PAD and PAD  : ≥ 0.254mm(10mil)
PAD and TRACK  : ≥  0.254mm(10mil)
9 `1 T1 m5 T. {' S. X% Q! X  JTRACK and TRACK  : ≥  0.254mm(10mil)
. r1 |6 {; A5 u& K
- k8 i  V4 [; I, V2 e1、元器件标号自动产生或已有的元器件标号取消重来
# H3 x8 ]4 \; Z2、单面板设置:
2 E0 Y" I* z! c( V8 h, A3、自动布线前设定好电源线加粗
- t7 b" l' d% S" ]8 y4、PCB封装更新,只要在原封装上右键弹出窗口内的footprint改为新的封装号
8 z5 B! R7 \: ^" p+ v5、100mil=2.54mm;1mil=1/1000英寸
7、定位孔的放置
# I2 y" r0 G' w) h, O! Y, V8、设置图纸参数
10、元件旋转:
9 t+ V; J7 X# x7 |X键:使元件左右对调(水平面);   Y键:使元件上下对调(垂直面)
11、元件属性:
  u  U9 T& z) ^12、生成元件列表(即元器件清单)Reports|Bill of Material
- w* L5 q. i3 z+ z3 w7 P# [& p0 p0 l0 s13、原理图电气法则测试(Electrical Rules Check)即ERC
: b: g: ?0 ~1 XTools工具|ERC…电气规则检查
+ x+ H; }2 _- {8 Z& |7 p  hMultiple net names on net:检测“同一网络命名多个网络名称”的错误
) P! X; ^% k+ I, E) I# b  Z5 BUnconnected net labels:“未实际连接的网络标号”的警告性检查
5 _, x' D/ O* J' D9 u5 s' L. {& [Unconnected power objects:“未实际连接的电源图件”的警告性检查
Duplicate sheet mnmbets:检测“电路图编号重号”
Duplicate component designator:“元件编号重号”
bus label format errors:“总线标号格式错误”
# o' M- j. [5 J" qFloating input pins:“输入引脚浮接”
Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”
Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”
3 a3 v! C2 K2 y  zAdd error markers:是否会自动在错误位置放置错误符号
1 U  m6 B. K% L+ b1 R15、PCB布线的原则如下
3 D  {) F7 \( j" @1 f7 u3 j, K* r16、工作层面类型说明
, X9 a* h2 _2 _

6 l3 y4 u& C# z+ u# J
: P% u8 A- q$ K