|
|
+ m9 f2 i2 u! s8 y* N基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
- `& I3 B+ H0 T' W9 Y$ m: H2 c- n$ Q! \: T* k
· 反射信号Reflected signals
! y0 d: T1 t( `& s& Q# r* m· 延时和时序错误Delay & Timing errors
3 ^# y* }$ f0 r `, F4 `9 u· 多次跨越逻辑电平门限错误False Switching4 k a8 j0 y, j* @
· 过冲与下冲Overshoot/Undershoot
$ o+ r" }2 Z: o# B· 串扰Induced Noise (or crosstalk)
6 f5 ^; O: }) C" N6 Y" J· 电磁辐射EMI radiation
* g! w0 k0 c; ]# U9 d3 U) X9 s" B( W2 d- w
5.1 反射信号
5 w @ |- q& R2 X
& C: }0 r" R( A" h" c 如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。 - Q. ^( [/ y2 v2 V: \. }: o
' t' z7 V4 V; @+ H4 U
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
9 b3 l- J: ?6 u3 q" T! m+ x' y/ e; c# [
5.2 延时和时序错误
5 @4 y$ Z! H2 {" a- b$ r
$ f* R7 K0 D U0 q* p8 [ 信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
6 a: L% o8 u# w5 \1 V5 h4 I3 K: c
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
, [: V& ?' J" _1 h5 P4 W4 q' ?/ E1 Y _
e' i2 O) j' z+ S! O. q) {- G' r$ l. w
w% N* {8 D" j# N# o) N$ y+ T5 `6 v" C' f
|
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
