AD 2层 BOSCH_ZIGBEE板评审报告20190213

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
+ F6 I% m% u/ H4 Q& v' S------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [
使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s
, U0 y0 H2 D1 v) r1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！, D( i* |- o5 P/ G( \0 `% [
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
- N- R4 v- i8 e5 E% u3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
------------------------------------------------------------------------------------
一．布局问题：
+ x8 ~( B- S2 q4 c1.【问题分析】：通过丝印不难看出，器件挨的太近，这样不利于器件的焊接。
  u; `* h- n" b/ R( r【问题改善建议】：板子整体的空间是比较大的，可以将器件的间距拉开些。
% P& K7 n& I8 i  C& F+ w: `' B+ U, Y
3 t. E2 M/ c2 I+ C- [' R2.【问题分析】：滤波电容的摆放存在问题,有的离管脚太远或者没在管脚边；这样不能很好的起到滤波作用。
+ p* ^$ ^* ]' Y2 i7 C! }【问题改善建议】：滤波电容靠近对应的管脚摆放，对于CPU上的多个管脚，尽量保证，一个管脚一个对应的滤波电容。
. }' |3 N" s  w* b& X5 A
二．布线问题：
3 K4 `6 H* C, _: h0 f5 V1.【问题分析】：差分USART的走线存在问题，单根换层走线，这样会影响差分的信号。
【问题改善建议】：差分走线同组同层，换层的话，两根一起换层走线。

( l& ]0 A, _( g% {- n! t  t% i) [2.【问题分析】：时钟线能一次拉直的情况下，板中却转了个弯。
【问题改善建议】：信号线能拉直就拉直，多转弯容易产生不良反射影响信号。且时钟线建议包地处理；不包地就保证他和其他信号线之间有足够的间距。

/ r( ]- W. j& d5 K  }& g1 d3.【问题分析】：板中类似此种的尖角铜和孤岛铜没有割掉。尖角铜皮会对信号产生折射，孤岛铜皮在生产时容易掉落或翘起，对板子造成不良影响。
【问题改善建议】：建议细致检查下铜皮，放置cutout对孤岛铜和尖角铜进行割掉处理。
1 s3 ^0 E8 s% U# v1 G3 V3 x
# G0 i2 }6 O' F4.【问题分析】：PCB中的过孔感觉打的比较乱，板子密度不大的情况无影响，但对于密度大的板子来说，杂乱的打孔会严重的影响后期的扇孔布线。
8 |& p. W8 R" \3 k【问题改善建议】：建议打孔走线时多使用等间距及对齐命令，养成好习惯。

' Z. _" ^; a9 Q& B

大河海

学习学习，

李岩华

你好，学习了，但是最后一个问题过孔杂乱是何含义，不是很理解，可以进一步说明吗？

zhidai

积累学习，共同进步