allegro 6层MINIPC PCB论坛公益评审报告：20180926

凡亿夏乐中

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
! g0 I8 R: p* R" \/ E0 G使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
3 X) x" I1 x1 X2 \  u2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责
------------------------------------------------------------------------------------)
如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
& W5 [7 m! R2 G9 I' G1 ?2 g邮件格式：PCB公益评审+项目名称
+ ?. \& r! g& U) O6 V7 C& J邮件地址：pcbqa@fany-eda.com


1、USB信号线两边包地完整，降低信号串扰

  k( m1 o- ]* Z; |/ P: {
  J5 Y- B  R) \; m

凡亿夏乐中

2、电源有瓶颈，芯片内用的电的过孔较多，调整断层出孔的数量或间距，加宽改电流的载流路径
7 W1 ^6 p2 n3 g  C

凡亿夏乐中

3、左边过孔数量增加，两个孔过流不够，最多只能过1A
1 n. r" e6 u' w6 j( o( h1 y' s5 p, N

2 U. P" {% e5 f2 p

凡亿夏乐中

4、射频座子靠板边摆放，信号路径应成一字型布局，尽量短
   
9 w/ C' h: P! \# z, p
: q  L2 p' }9 g. L

凡亿夏乐中

5、晶振内部的地铜建议挖掉
8 z8 Y) @; y0 ]
' N3 t9 k( S1 T/ A- [
( ^# \1 Y: ~6 a6 C0 a

凡亿夏乐中

6、割铜


3 [8 z9 z+ c! X# j) I7 h

凡亿夏乐中

7、走线注意不要走出锐角
) R5 V3 w0 Z. E+ V: f8 E3 B
- k8 |* Q# s% t  N7 d* w

凡亿夏乐中

8、差分线与其他线保证20mil间距或包地隔开


# q- V2 A4 s4 B0 ~. q0 R/ I  {0 p

凡亿夏乐中

9、差分打孔换层，在旁边加上回回流地过孔。


% k9 q+ ^1 R3 a6 [0 }  w- v

PANZE

谢谢分享！！！！！！！！！！！！！！！！