电子产业一站式赋能平台

PCB联盟网

搜索
查看: 1652|回复: 0
收起左侧

Xilinx Zynq-7000 SoC高性能处理器的底板B2B连接器、晶振

[复制链接]

678

主题

902

帖子

8293

积分

高级会员

Rank: 5Rank: 5

积分
8293
发表于 2019-11-19 14:45:46 | 显示全部楼层 |阅读模式
TLZ7x-EasyEVM是广州创龙基于Xilinx Zynq-7000 SoC设计的高速数据采集处理开发板,采用核心板+底板的设计方式,尺寸为160mm*108mm,它主要帮助开发者快速评估核心板的性能。
核心板采用12层板沉金无铅设计工艺,尺寸为62mm*38mm,引出PL端和PS端全部可用资源信号引脚,降低了开发难度和周期,以便开发者进行快捷的二次开发使用。
底板采用4层无铅沉金电路板设计,为了方便用户学习开发参考使用,下面引出了各种常见的硬件说明。现创龙全系列产品免费试(C2000/C6000/DaVinci/Sitara、Xilinx SPARTAN/ARTIX/KINTEX/ZYNQ)详情请点击创龙官网
底板B2B连接器
开发板使用底板+核心板设计模式,通过4个80pin、合高4.0mm的B2B连接器对接,其中底板CON0A和CON0D为母座,CON0B和CON0C为公座,以下为底板各个B2B的引脚定义:(数据手册见Datasheet目录)
晶振
核心板的PS端,晶振为33.3MHz,如下图所示:
核心板的PL端,晶振为25MHz,配合时钟芯片产生200MHz到CPU Y6/Y7脚与K17/K18脚,如下图所示:(引脚说明见《SOM-TLZ7x核心板引脚说明》)

# N1 |2 _" a4 z9 x- t7 Z2 H

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
嵌入式DSP、ARM、FPGA多核技术开发,学习资料下载:http://site.tronlong.com/pfdownload
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表