Intel的RibbonFET CMOS技术
引言半导体产业长期以来一直遵循摩尔定律，即晶体管密度大约每两年翻倍。随着传统硅基鳍式场效应晶体管(FinFET)技术接近物理极限，研究人员一直在寻求创新解决方案，以继续缩小晶体管尺寸并保持性能。硅基纳米带场效应晶体管(RibbonFET) CMOS技术取得突破，成功实现了6纳米栅极长度，同时保持了优异的性能特性。
图1：已发表器件的物理栅极长度与接触多晶硅间距(CPP)的历史趋势，以及ITRS 2.0路线图预测，显示了栅极长度缩小的理论10纳米障碍。
在缩小的技术节点上，传统FinFET结构面临静电控制恶化和短沟道效应增加的挑战。水平环栅(GAA)纳米带场效应晶体管架构提供了更好的静电控制和短沟道特性。这种创新设计使晶体管尺寸继续缩小。
图2：透射电子显微镜(TEM)照片显示具有45纳米接触多晶硅间距的6纳米栅极长度纳米带场效应晶体管，突出了关键结构元素和创新。
1
关键技术创新
实现6纳米栅极长度需要器件架构和制造工艺方面的多项创新。最显著的发展之一是实现了源漏区与副鳍断开的单纳米带(1NR)结构。这种设计允许更准确地表征器件的真实性能和短沟道行为。
图3：TEM照片显示了1NR纳米带场效应晶体管的多晶硅下鳍切割和鳍下多晶硅切割，展示了成功的副鳍断开和均匀的内部间隔层形成。
纳米带的硅厚度(Tsi)对器件性能起着关键作用。通过系统研究发现，将Tsi减小到3纳米可以改善短沟道控制，而不会显著影响性能。然而，低于这个临界尺寸，表面粗糙度散射开始主导并降低载流子输运。
图4：18纳米栅极长度下漏极引起的势垒降低(DIBL)与硅厚度(Tsi)的关系，显示了通过Tsi缩放优化静电控制，并附有各种Tsi实现的TEM图像。
2
性能特征与优化
该器件表现出显著的性能特征，在6纳米栅极长度下实现了1.13x107厘米/秒的电子注入速度。即使当Tsi缩小到3纳米时，这种高注入速度仍然保持稳定，表明性能缩放具有鲁棒性。
图5：具有不同硅厚度的6纳米栅极长度纳米带场效应晶体管的电流-电压特性和性能指标，展示了优异的静电控制和性能优化。
功函数工程在实现最佳器件性能方面发挥了重要作用。通过精心优化，研究人员成功降低了高度缩小的栅极长度下的阈值电压，同时补偿了由于缩小硅厚度引起的量子限制效应导致的阈值电压增加。
源漏结优化是设计的另一个重要方面。通过精确控制掺杂分布和扩散特性，在短栅极长度下实现了34%的跨导改善，同时不影响其他器件参数。
图6：不同工艺优化之间的器件特性比较，显示了通过结工程在跨导和短沟道效应方面的显著改进。
3
器件制造和结构分析
6纳米栅极长度纳米带场效应晶体管的制造需要对多个工艺步骤进行精确控制，包括栅极图形化、硅纳米带形成和源漏外延。高分辨率透射电子显微镜(TEM)分析证实了制造工艺中实现的优异结构控制。
图7：完成的6纳米纳米带场效应晶体管的高分辨率TEM图像和EDX分析，显示了在各种硅厚度下精确的尺寸控制和结构完整性。
6纳米栅极长度纳米带场效应晶体管CMOS技术的成功展示代表了半导体器件缩小的重要突破。通过仔细工程优化各种器件参数，包括硅厚度、结分布和功函数工程，研究人员成功推进了晶体管缩小的边界，同时保持了优异的性能特性。
参考文献
Agrawal et al., "Silicon RibbonFET CMOS at 6nm Gate Length," in 2024 IEEE International Electron Devices Meeting (IEDM).
END
软件试用申请欢迎光电子芯片研发人员申请试用PIC Studio,其中包含：代码绘版软件PhotoCAD，DRC软件pVerify，片上链路仿真软件pSim，光纤系统仿真软件pSim+等。更多新功能和新软件将于近期发布，敬请期待！
点击左下角"阅读原文"马上申请
欢迎转载
转载请注明出处，请勿修改内容和删除作者信息！
关注我们
关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）
页:
[1]