编号:20170828 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
! a0 t/ }" O& b使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
. |; n" t' |& M) R; ~" U2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
+ H/ c. ^; @: l7 Q; S3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
) X& Z* L- j3 L8 Q' h7 |8 ^------------------------------------------------------------------------------------
4 E8 X8 ^. b2 D1 V6 d2 N) }如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
2 k3 m9 V# }5 ^+ I% }8 p邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、走线间距太近、等长数据太近，容易引发串扰

- P0 d5 @7 F1 n3 E2 f& L: J

PCBQA

2、电源模块连接太细，载流不够，

! C  w. ]* B0 Z* l
" L( ^7 N. N3 f8 x& L/ G十字连接是可以的，需要加粗处理，保证载流



2 `4 @' f+ {& v: P7 T/ ^- g6 O

PCBQA

问题3 电源走线载流不够 核心电源在表层bga中连接一根线，是不行的，很多地方存在瓶颈

/ g' \+ b2 k. {# D
+ j# h4 K' `2 ?0 H处理意见： 查看电流大小，加大铺铜宽度，保证载流量

PCBQA

电源分割有瓶颈、分割带不要有狭长的地带，

' T1 o* i, y. H4 W% b+ _& k



分割掉20mil以上，分割出的区域尽量规，不要狭长的一条 载流都不够

PCBQA

DDR走线严重出现跨分割

DDR所有的走线都应该在ddr的电源分割区域内
4 Y& C" m! R% a

PCBQA

时钟差分匹配有问题
处理意见： 时钟经过串阻以后应该也是差分信号，请核查原理图是否正确


9 l8 q% h+ u5 H7 j) i) p
8 P5 A3 F$ {5 U5 U& ~

as3218710

很给力的资料，感谢楼主的分享。

veis

谢谢郑工评审

easegirl

很给力的资料，感谢楼主的分享。

lfly07

, w6 @2 L0 @3 }& ~3 C& S0 N很给力的资料，感谢楼主的分享。