AD 4层 coreboard板 评审报告20190131

凡亿刘老师

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I ------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [ 使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 s + o( d; _5 p: Q0 h1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！, D( i* |- o5 P/ G( \0 `% [ 7 H# J$ t* p6 K2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员 3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s . J" D# C5 A4 }$ J) V------------------------------------------------------------------------------------

一．布局问题：

1.【问题分析】：器件靠的太近了，这样不利于器件的焊接。

【问题改善建议】：建议拉开间距。

2.【问题分析】：感觉CPU的滤波电容的放置离对应的管脚较远，这样滤波效果不太理想。

【问题改善建议】：CPU周围的空间较大，建议滤波电容靠近管脚摆放。

二．布线问题：

1.【问题分析】：晶振下方穿线了，而且是SDRAM的信号线；晶振它是个干扰源，他会严重干扰SDRAM的信号。

【问题改善建议】：建议把SDRAM的信号线移开，在处理晶振时包地的同时，在地线上打上地过孔起到隔离的作用。

2.【问题分析】：USB的5V电源20mil输入到U1的3脚，2脚输出是一大块铜皮；入口的很小后面载流通道不管多大都只能过小的电流，这样可能造成板子过载不足烧坏的情况发生。

【问题改善建议】：建议输入端也进行敷铜处理，且输入输出端一致。

3.【问题分析】：这个应该是个flash，板中的flash信号线没有等长处理。Flash的所有信号线都要等长。

【问题改善建议】：建立个flash的类，对flash的信号线进行等长处理。

4.【问题分析】：类似这种孔打的比较密，容易造成平面割裂，容易产生不良的信号返回路径。干扰信号。

【问题改善建议】：拉开孔距，或者修改下内层铜皮到孔的规则，消除多个孔而导致的平面割裂。

三．生产工艺：

1.【问题分析】：板框线的keepout的选项勾选上了，他就是禁布的意义了，出gerber文件的时候就没有板框了。

【问题改善建议】：做板框的话，把keepout的勾去掉。

大河海

学习学习，